ianjtag

GPL で公開されている JTAG ツール。
ホームページ http://www.inaccessnetworks.com/projects/ianjtag

このページは、ianjtag を調べて、L-Router でどうしたら使えるかを考えるページ。

初期化の手順。

とりあえず、pjtag_sa1100_init を見てみる。

        /* Reset the TAP and bring it to the "run test idle" mode */
        jtag_reset();
        jtag_test_logic_reset();
        jtag_run_test_idle();

        /* Read the ID code */
        jtag_do_ir_dr_path(JTAG_CMD_IDCODE, &iro, IRSZ,
                                           dri, dro, IDRSZ);
        idcode = jtag_fillword(dro, 0, 32, 1);

これは一体なにをしているのか。

jtag_reset():

       volatile int i;

       _outp(lpt_address, 0);        /* nTRST pin down */
       for (i = 0; i < 100000; i++); /* hold it down for a while */
       _outp(lpt_address, 1<<3);     /* nTRST pin up again */

どうも、nTRST ピンを " -> 0 -> 1" としているらしい。

注)

     ____ 
     TRST  なんて書いてられないので、以降 nTRST と表記

    jtag_test_logic_reset();
        putp(1, 1);
        putp(1, 1);
        putp(1, 1);
        putp(1, 1);
        putp(1, 1);
    /* should be at test_logic_reset by now,
           but give it a few more to be sure */
        putp(1, 1);
        putp(1, 1);
        putp(1, 1);
        putp(1, 1);

これは一体.. putp を見てみる。

putp(int tdi, int tms)
       /* TCK is low. Apply TMS and TDI */
        _outp(lpt_address, (1 << 3) | (tms << 2) | (tdi << 1) | 0);
        /* Rise TCK */
        _outp(lpt_address, (1 << 3) | (tms << 2) | (tdi << 1) | 1);
        /* Drop TCK */
        _outp(lpt_address, (1 << 3) | (tms << 2) | (tdi << 1) | 0);
        /* Read and return TDO */
        return !((int)_inp(lpt_address + 1) >> 7);      /* get TDO data */

putp は、TDI/TMS の状態に対して、TCK を 0 -> 1 -> 0 を行い、TDO の値を取って来るものらしい。

void
jtag_run_test_idle (void)
        jtag_test_logic_reset();
    putp(1,0);
    /* should be at run_test_idle by now,
           but give it a few more to be sure */
        putp(1,0);
        putp(1,0);
        putp(1,0);

これは、 A_Brief_Introductio_to_the_JTAG_Boundary_Scan_Interface

を見るとわかるけども、モード(TAP: Test Access Port)を初期状態にする。 TMS=0 で 3 回 TCLK を出せば必ず初期状態(run_test_idle) になる。コメントでは、4 回だして確実にしているという意味か。

ここまでをまとめると ...

                          _____________________________________
  nTRST   ________________|

                                _   _   _            _   _   _
  TCK     _____________________| |_| |_| | ...._____| |_| |_| | ....

  TDO   ------------------------<v>-<v>-<v> ...


          ___________________________________
  TMS                                        |_______________________

  TDI = 1

という感じか。

nTRST を ↑ するとひょっとしたら、TDO に 0 が出て来るかも。
ちょっと cn2 JTAG に pin を立ててためしてみるか ...
TDO さえ分かれば、入力 pin は、3 つ。6 回試せば、どれがどの pin なのかわかるに違いない。

        jtag_do_ir_dr_path(JTAG_CMD_IDCODE, &iro, IRSZ,
                                           dri, dro, IDRSZ);

これはなにをやっているのだろうか。

コードを見ると、

   * IRSZ(=5) bit の IR(instruction register) を JTAG_CMD_IDCODE(= 6)
     に設定。old value を、iro に入れる。
   * IDRSZ(=32) bit の ID レジスタ？ の内容を dri の設定。

IDCODE というコマンドを発行して、32bit のデバイスの ID を取って来る。なんかそういうことみたい。そしてそれが SA1100 のものかどうか確認する... というようなコードが入っている。

つぎに、こんなことをしている。

        /* Initialize all sa1110 pins to well known states */
        jtag_do_ir_dr_path(JTAG_CMD_SAMPLE, &iro, IRSZ,
                           bsr_defaults, dro, BSRSZ);

SMAPLE というコマンドを発行して、BSR を初期化。BSR のサイズは、 292 bit もある。

pjtag_sa1110.c につぎの関数があるのでそれを見てみる。

 * Bus read and write functions:
 * flw32  - Perform a flash-write-word cycle to the given bus address
 * flw32n - Perform n flash-write-word-cycles to the given bus addresses
 * flr32  - Perform a flash-read-word cycle from the given bus address
 * flr32n - Perform n flash-read-word cycles from the given bus addresses

flr32 をみるとなんかこんなコードになっている。

        for (i=0; i<len; i++) {

                dri[BSR_nCS0_OUT] = 1;
                dri[BSR_nCS1_OUT] = 1;
                dri[BSR_nCS2_OUT] = 1;
                dri[BSR_nCS3_OUT] = 1;

                /* set address 0 thru 25 */
                for (j = 0; j < 26; j++)
                        dri[bsr_addrbus[j]] =
                                (unsigned char)((addr_array[i] >> j) & 1UL);


                dri[mkcs(addr_array[i])] = 0;

                jtag_do_dr_path(dri, dro, BSRSZ);

どういうことかと言うと ...

BSR_nCS0_OUT といった、バスの信号線を直接 ON/OFF する。
BSR_A0_OUT - BSR_A25_OUT といった、アドレスバスの値を設定。
BSRSZ(= 292) bit の状態をいちいちおくりこんで、メモリスペースにあるデバイスにアクセスして、その結果を取って来る

つうことですな。ということは ... たぶん vr4122 固有の情報が必要。

... うーん。BSR の詳細がわからんと無理なのか....

メモ

JTAG BSR で検索するといくつか見つかる。
- Desgin Wave Magazine 2000 Febrary --- JTAGを使ったフラッシュメモリのISP
- http://developer.intel.com/design/flcomp/applnots/29218602.PDF --- Desgingin for On-Board Programming Using the IEEE 1149 (JTAG)
  概要を理解するには、この PDF はわかりやすい --- さすが Intel ってかんじ。
  なんか説明だと、pin と 1:1 に対応しているようなイメージだが、SA1110 なんかは IN/OUT にそれぞれ 1bit 割り当てていたりする。
  Intel の CPU もなんか JTAG からの Flush 書き込みサポートしているっぽい。
  → intel386_EX_アーキティクチャ？

ん? 検索していると GDB ってのが出て来た。--- そうか GDB で JTAG サポートすると、ICE 並のことができるよなぁ。で、ARM 関係はなんかマニュアルに記載が...

それはともかく、VR 関係の情報はまったく出てこない。自分で見付けるのも無理、公開されるのを期待するのも無理という結果になりそう。

JTAG まとめ

ちょっとまとめてみる。JTAG を制御するのは、TAP Contoller といわれている。、レジスタは、4 つあって

Instruction Register(IR)
Data Regisgter(DR)
Bypass Register
Boundary-Scan Register(BSR)

こいつらは、全部 TDI --> レジスタ --> TDO という関係のシフトレジスタのように見える。

Boundary-Scan Register の 1bit 1bit は実際の回路の中深くにあって、それぞれの機能と結び付いている。Flush から読みたかったら、内部バスのアドレスバスに対応する BSR の 1bit 1bit のデータを操作して、Flush のアドレス端子の状態を変える。で出てきたデータを取り込んで... といった動作を BSR の状態遷移でプログラミングする必要がある。
それを情報なしでプログラムするのはとても無理だが ... 組み込み分野のシステムって現在かなりの割合がそうなっていて、今後はほとんどがおなじ仕組みになっていきそうだ。調べてみるのは損にはならないだろう。

もっとも重要そうなのは、Instruction Register(IR)

コマンド    SA1100(5bit)   Intel386 EX(4bit)   RM7000(3bit) PPC405GP(7bit)
BYPASS          11111           1111              111          1111111
EXTEST          00000           0000              000          0000000
SAMPLE          00001           0001              110          1111010

CLAMP           00100            ---                           1111110
HIGHZ           00101           1000                           1111101
IDCODE          00110           0010                           1111011
INTEST           ???            1001                           

                                            PRIVATE001-005     CUSTOM

  EXTEST  デバイスがあるかないか？
  IDCODE  デバイスの ID取得
  SAMPLE  BSR の状態を設定する。
  HIGHZ   BSR の状態を ハイインピーダンスにする?
  BYPASS  シフトレジスタのチェーンをバイパスする？ ( BYPASS レジスタを選択？)

ここで、簡単そうなデバイス --- CPLD をちょっと調査

ALTERA MAX3000 シリーズの EPM3032A という CPLD を例に取ってみる。
データシート
an95_ISP_in_MAX

an39_BST_in_Altera_devices

ID Register (10bits)

    SAMPLE/PRELOAD          0001010101
    EXTEST                  0000000000
    BYPASS                  1111111111
    IDCODE                  0001011001
    USERCODE                0000000111
    ... ISP Instructions    ... Hidden

IDCODE

           ver  --- part number --- Manufactuer's
                                    identify  
EPM3032A   0001 0111 0000 0011 0010 00001101110    1
EPM3064A   0001 0111 0000 0110 0100 00001101110    1
EPM3128A   0001 0111 0001 0010 1000 00001101110    1
EPM3256A   0001 0111 0010 0101 0110 00001101110    1

BSR Length 

EPM3032A     96
EPM3064A    192
EPM3128A    288
EPM3256A    480

EPM3032A って数百円のデバイスだから、これで練習してみるといいかもしれないなぁ。--- なにを練習するかというと JTAG で中覗いたりする練習。

ByteBlaster で .. nTRST 以外の JTAG I/O 扱えるわけか...
あ、JTAG ってデイジーチェーンで接続できるものなのか ... VR くらすなら、沢山のデバイスがデイジーチェーンで接続されているかも。ユーザズマニュアルには、ソフト見えのリソース CPU のレジスタから ... 内部デバイス ... 外部デバイス ... 全部扱えるみたいだし...

なんかなにがわからなくて、どうすればどこまでわかるかというイメージができてきた。--- だからといって L-Router を復活できるとは思えないが...

とりあえず、やるべきこととその順番

Alter ByteBlaster を作る。
EPM3032A をプログラミングして動作確認。(回路はなんでも良い)
EPM3032A の JTAG 端子と ByteBlaster を接続して、JTAG プログラミング。
- ちゃんと中が見えるか ..
- BYPASS レジスタ長を調べてみたり
複数の EPM3032A を接続して、JTAG プログラミング。
- BYPASS してみるとか
L-Router につないでみる。
- ピンの確定
- いくつデバイスが見えるのか
- どういう風にBYPASS できるか
- IDCODE SAMPLE このコードぐらいは探してみる。

まんぞくしたら -- 終り。

なにげに、IBM PowerPC 405GP のデータシートとか見てみた。 IBM は、Bounadry Scan Descriptor Language(BSDL) を公開していた。
これみると、sa1110 と同レベルのサポートできそう。
うらやましいぞ。

BSDL を追い求めていたら、 RM7000B とかに出会った。なにこれ? さらに、 RM9000x2 これは何？ MIPS 1GHz CPU x 2 のチップ消費電力 5W らしいんだが。
こういうのとかも BSDL 出している。あと、IBIS models というなんか別のやつはサインを書かないともらえない。これは何だろう？

(最終更新 Thu Mar 30 18:54:36 2006)