電子工作/XC9572XLで作るGBAのMMCカセット

ゲームボーイアドバンスの カセットを作ってみたい。 でも 単なる Flush ROM のカセットでは おもしろくない。

ではどういうものを作りたいかというと

• 小規模の CPLD 1つだけで、MMC(マルチメディアカード)のインターフェイス をもち なおかつ MMC から ブートできるもの。

• CPLD としては、XC9572XL-VQ64 を撰択。安く、小さいのがメリット。
• MMC を撰択したのは、大きさもあるが SPI インターフェイスを持っていて 簡単に制御できそうだから。
• ちなみに、 MMC からロードしたプログラムを 本体メモリに転送して動くものだから、 ROM カセットのソフトを動かすものではない。(動かせない)。

CPLD でいったい何ができるのか？という可能性を考えていたら これに行きあたった。 本当にこんなものが出来るかどうかは分からない。 ただ可能性はあるようだ。( → ゲームボーイアドバンス を参照)

• 簡単に説明すると、CPLD のロジックを使って ROM を作りだしそこに ブートコードを入れるというもの。128バイトぐらいなら、XC9572XLに入る。 そして、(思い違いや バグがあるかも知れないが) ブートコードを実際書いてみたらそれに近いサイズまで最適化できた。
  で、この構成で動くのならば、MMC のスロットを持った GBA のサイズのカセット が作成可能。( 物理的に入るだけで、ネジの位置が問題になって、 GBA のカセット自体を使うのは無理。)

さて、これを本当に作ろうとしたときの 大きな障害は何かというと デバッグできないこと。デバッグのコードを入れる余裕はない。 では、他の Flush ROM カセットを使うのか？というと MMC インターフェイス を持っていないから難しい。

というわけで、まずは、開発用に 大きめのカセットを作り Flush ROM も 載せたものを作りたい。

ただし、それに着手するのは随分後になる。まずは、

• 電子工作/XC9572XLで作るROMライタ
• 電子工作/XC9572XLと8U245AMで作るUSBシリアルIO

を作って CPLD および FLush ROM を扱う ノウハウを溜めて、実際にボードを 設計する手順になる。

GBA のカセットに関する考察

GBA カセットを空けて基板のサイズを計ると 横幅 5.0 cm コネクタを含む 縦幅 3.0cm (コネクタ部 8-9mm。)

MMC スロット 山一電機 FLS007-30 (サンハヤト の変換基板 CK-16 にも採用されている。)--- サイズ 横幅 30mm ぐらい (耳含む) 縦幅 22.8 mm

MMC スロットは、基板から 1,2 mm はみだせるとすれば、縦幅は OK。 横幅は、30mm だから 中央にあるネジが邪魔で入らない。 (ネジをなんとかできれば OK)

さて、のこりのスペースは？ 横 20mm x 縦 20mm ぐらい ここには、配線パターン も必要だし、基板をカセットに固定するための 切り欠きも ある。ネジをずらすとすれば、それもここに入れないといけない。

• あと、CPLD の config 用 端子も考えとかないと。

というわけで、物理的に入りそうなのは、12mm x 12mm の XL9572XL-VQ44 か おなじサイズの XL9572XL-VQ64。XL95144-TQ100だと 16mm x 16mm --- ぎりぎり 入るかも知れないが 無理じゃないかという気もする。

このサイズより大きくて良いなら、撰択枝が急に増える。 開発用のカセットは、GB のサイズ(5cm x 6cm) を使い、Flush ROM も載せる つもり。

7/10 ちょっと考えてみた。

XC9572XL-VQ64 は、52 I/O 。ターゲットでは、MMC インターフェイス 4 I/O。 GBA インターフェイス 28 I/O で 計 32 I/O 必要だった。

Flash をさらに載せたとしても上記 I/O は削るつもりはない。 そうすると 使えるのは、20 I/O 。

どうすれば良いのだろうか。

とりあえず、Flash ROM のデータ線は、GBA と直結する。 で、アドレスは Flash ROM に供給してやらないといけない。 それとは別に 制御用の線も CPLD から供給する必要がある。 制御用の線は、OE#, WR#, RESET# の 3 本とすれば、 供給できるアドレス線は、17 本。16 bit アクセスだから、 使えるメモリは、256K バイトまで。

使用する予定の 29LV400 。これは、4M bit / 512K Byte なので、1/2 しか利用できないことになる。けどまあいい。

さて、ちょっと配線してみたら、うまく配線できない。

• 画像

CPLD 自体について 順不同でつないでいくのは良いのだが ... ROM に配線するデータバスがうまく配線できない。... たった 16 本なんだが... 主な理由は、pin 番号を合わせようとしたために、配線に制限が出たため。 別に 順不同でも構わないわけなので、書き直すつもり。

• 画像

位置関係は、たぶんこれで FIX 。 pin 間の接続も 表はこれで FIX。( 線自体は引き直す必要があるけど)

黄色の線は、SIGNAL の接続関係で、位置関係だけで Data と ROM の Data を mapping している。GBA のコネクタの 裏から配線して、 ROM 内に PAD を設けそこで表に出てROM に配線する予定。

ROM 内のエリアに 16 個の PAD ができるわけだ。それはたぶん 2 列で斜め に配置され 左は、最初のパターンと同じように左上からまわりこませる。 右下は そのまま下に伸ばして配線する。... ということは、黄色の 信号線の配置は変わる。最終的に D0-D7 は、一致しているが、D8-D15 は 逆転しているという配線になりそうだ。